SIH 2sj18

金田式完対SIT-2SJ18パワーアンプ
2008/09/00

ＳＯＮＹ－２ＳＪ１８

　ご覧のような代物を手に入れていました。ＪＩＳの型番は１１番から始まるので２ＳＪ１８は２ＳＪでは８個目となり最初期の物になります。ＳＩＴは比較的新しい素子のように思われますがＰチャンネルＦＥＴでは古くから存在していたことになります。ＭＪの広告でずいぶん安く売り出していたので、ここぞと思い１０個衝動買いしました。このとき私のように購入した方が少なからずいたのではないでしょうか。たしか、これを購入したとき金田氏は完対ドライブ回路を考え付く前であったので、私はコンプリの２ＳＫ６０をいつの日か手にしてパワーアンプを作ろうと思っていたのだと思います。しかしながらその相手である２ＳＫ６０を入手することは今の今まで叶っていません。
　そうこうしているうちに、完対回路が発表になり1994/09月号に２ＳＫ６０の回路が発表になりました。２ＳＪ１８の回路は発表されませんでしたが、概ね同様の回路でドライブできるはずと踏んで今回製作と相成りました。
　もちろんインターネット上にも挑戦している方を見受けましたので参考にしました。
　さて、入手したＴｒのばらつきを測定したのが次の表です。測定条件はＶｄｓ＝２２Ｖ、Ｖｇｄ＝7.6Ｖとして測定した物です。

	１	２	３	４	５	６	７	８	９	１０
ＩＤ(mA)	206	45	76	38	127	169	53	46	26	145

　ご覧のとおりかなりのばらつきがあります。最大２０６ｍＡ最小２６ｍＡですから物によっては１０倍近くの差が有るので無作為にペアにして使用するには無理がありそうです。幸い１０個購入したうちＩＤが一番大きい物と小さい物を外してペアが取れそうです。漏れた物も生かそうとすれば追加が必要ですが、デスコンですから入手は不可能です。

1975年6月号に２ＳＪ１８の定格が載っていましたので、下記のとおり掲載しておきます。

項目	記号	条件	最小	標準	最大	単位
ﾄﾞﾚﾝ･ｹﾞｰﾄ漏電流	Idgo	Vdg=-100V･Is=0		-0.1	-100	μA
ｹﾞｰﾄ遮断電流	Isgo	Vgs=-30V･Vds=0V		-0.1	-100	μA
ｵﾝ電圧	Von	Ig=-0.2A,Id=-3A,			-10	V
ｶｯﾄｵﾌ電圧	Vp	Vds=-60V,Id=-100mA	7.5	18	25	V
入力容量	Ciss	Vgs=15V,Vds=0V,f=1MHz		190		pF
遮断周波数	fT	Vds=-20V,Id=-0.5A		20		MHz
電圧増幅率	μ	Vds=-20V,Id=-1A,f=1kHz		4
出力抵抗	rD	Vds=-20V,Id=-1A,f=1kHz		16		Ω

最大定格

項目	記号
ｹﾞｰﾄ･ﾄﾞﾚｲﾝ間電圧	Vdgo	-170V
ｹﾞｰﾄ･ｿｰｽ間電圧	Vsgo	-30V
ﾄﾞﾚｲﾝ電流	Id	5A
ｹﾞｰﾄ電流	Ig	-0.5A
許容電力損失	Pt	63W

なお、２ＳＫ６０も記号が変わるだけで定格は同じです。構造は違うはずなので定格が同じとはちょっと不思議な気もします。

　さて、回路は必然的に金田式完対回路となりますので、上記のごとく有り合せのパーツで組んでみました。設計に当たって考慮すべきことがいくつかあります。２ＳＪ１８は性質上ＭＯＳ－ＦＥＴに比べバイアス電圧をソース電圧より反対にドライブし、しかも深くしなければなりません。また、バイアスが浅くなると電流が増加する厄介な特性を持っています。規格表から見るとカットオフ電圧は＋１８Ｖとなっています。それ以外にオン電圧と言うのが有り１０Ｖとなっています。
　カットオフ電圧・オン電圧のどちらを基準にすればよいのか分かりませんが、余裕を見てカットオフ電圧までドライブできるように考えました。したがってＭＯＳ－ＦＥＴに比較しドライブ抵抗を大きくして電圧を稼ぐように設計します。
　次に＋側の電圧増幅段の電源電圧について考えてみると、２ＳＪ１８のプラス側ドライブ電圧は出力段電源電圧から＋側に触れるので、この電圧と２ＳＪ７７のカスコード回路の電圧を上乗せして決めることになりますが、最低でも５０Ｖは必要と見積もれます。以上考慮して設計したのが上記回路でしたが、この回路では動作しませんでした。
　ところで２ＳＪ１８はバイアス電圧をソース電圧より深くする必要がるため電源投入タイミングに気を使う必要があります。もし電圧増幅段より出力段のほうが早く立ち上がってしまうと過大な電流がＦＥＴへ流れてしまいます。と言うことで電源の設計もこれまで以上に気を使わなければなりません。今までこのデバイスを手に入れながら延々と製作に掛からなかったのは電源の設計をどうするか、悩んでいたことが一番の理由であったように思います。

実験用電源

　今まで使っていた実験用電源です。電圧監視用にアナログメーターを＋－電圧用に設けました。もちろん出力段と電圧増幅段それぞれ切り替えて監視できるようになっています。
　トランスはタンゴのＡ級１５Ｗ用のＡ－３５Ｓです。このトランスには適切な電圧増幅段用の巻き線がないので、電圧増幅段用にＲコアのトランスを別に用意しました。電圧は２５Ｖ･３５Ｖ･６０Ｖ・９０Ｖを切り替えて出せるようになっています。パワーアンプは基よりプリアンプの実験にも使えるようにしました。
　今回実験用電源を一部改造し出力段に遅延回路を設けました。2006/11月号真空管式パワーアンプの遅延回路をそのまま移植したものです。

保護回路

　例によってスイッチング用ＦＥＴを使った保護回路です。プラス側電圧増幅段は可変電圧のため制御用ＦＥＴはｎチャネルを使うことができないため必然的にｐチャネルＦＥＴを使った物となりました。遅延回路は後付けしたためコネクターにて接続しました。
　なお、配線はユニバーサル基板を使ったため、ＭＪどおりではなく変更しています。ＬＥＤを２個付けました。これによりカウンターの動作状況を確認できます。動作までイライラせずに済みます。
　また、記事のパターンは相変わらず修正が必要でした。気をつけなければならないのはＩＣの足の番号がまったく反対の物があります。遅延回路を作って旨くいかなかった方はＩＣの向きをもう一度確認された方が良いかと思います。

アンプ基板

　アンプ基板は２ＳＪ１８を接続しないで、まずこのような状態まで組み上げます。ＦＥＴをいきなり接続してお釈迦にしては元も子も有りませんので電圧増幅段が正常に動作していることを確認しておきます。２ＳＪ１８のバイアス抵抗の3.9ｋΩは両方ともアースに繋いでおいて、電圧増幅段に電圧を掛けます。3.9kΩの両端電圧が計算どおり変化するか確かめておきます。この状態で初段差動回路のバランスボリュームを動かすと左右反対に変化しバイアス電流調整ボリュームを動かすと同方向に変化することを確認します。なお、２ＳＪ１８をカットオフにできるようにバイアス電流調整用ボリュームを調整したときに１８Ⅴ（後で分かったことですがここまで確保しておく必要はありませんでした）まで電圧を上げることができることを確認しておきます。

片チャンネルのみ仮組み

　ジャンクとして購入しておいたアルミのパネルに１チャンネルのみ仮組みしました。上手くいかなければ永遠にジャンク箱に行ってしまうので最初から２チャンネル作るにはリスクがあります。ヒートシンクは缶タイプが２個付く物を実験用として余裕を見て使ってみました。実験中に誤って１Ａ位流してしまいましたが短時間であれば何の問題もなく余裕でした。なお、今回はアイドリング電流を金田氏の発表している完対パワーと同様２００ｍＡにする予定です。このくらい流すとこのヒートシンクに２個付けるのは少々苦しいと思われます。

高周波で発振

　なんと上記の回路で電圧を掛けると高周波の領域で発振してしまいました。慌てていたため測定はしていませんが振幅は僅か数十ｍＶです。可聴帯域の正弦波を入力するとそれに乗ってきます。もしオシロがなければ発見できていなかったと思われます。２ＳＪ１８に入力抵抗を挿入することで解決できました。抵抗値は５６０Ωですが発振を抑えられるギリギリの値は実験していないのでまだ下げられるかもしれません。音質に与える影響が気になるところですが、またその気になったら実験してみようと考えています。

最終回路

　最終的に決めたのがこの回路です。電圧増幅段と２ＳＪ１８のゲートを接続している箇所が最初と変わっています。試作回路のままだと２ＳＪ１８にアイドリング電流が流れると同時に出力が電源電圧に張り付いてしまいます。おかげで出力に繋いでおいた負荷抵抗を何本も焼いてしまいました。
　このときはどうしたものかと成す術も無く完成に漕ぎ着けることが危ぶまれました。その後２～３日経っていろいろ調べていた時に、ネットで２ＳＪ１８を使ったアンプを発表していた例を見て、私が試作した回路との違いに気が付きました。それは電圧増幅段と２ＳＪ１８のゲートの接続箇所が＋－側で反対になっていることでした。早速その回路に変更したところ上手くいきました。
　なお、アイドリング電流はゲート電圧を８Ｖ位まで下げてもほとんど流れません。したがって、回路図のようにバイアスのゲート電圧は７Ｖ位見ておけば良いようなので、当初考えていた電圧増幅段の電源電圧は設計時より低く見積もって＋５０Ｖから下げても大丈夫のように思います。もっとも今のところ計画した電圧で何の問題もないのでこのままにしておきます。
　上記の理由により２ＳＪ１８のために１８Ｖもの高いバイアス電圧は必要ないため、ゲート抵抗で電圧降下を稼がなくても良いと考え、２ＳＪ１８のバイアス用の３．９ｋΩは２．７ｋΩに変更しました。また、インピーダンスを少しでも下げてＦＥＴの入力容量に対処しようとの目論見です。ただし、あまり下げるとアンプ全体の利得が下がり帰還量が減少することも考えられます。
　２ＳＫ２１４のソース抵抗も２ＳＪ７４の電流を６．０ｍＡ前後にするために変更しました。
　なお、初段のカスコードＴｒを２ＳＣ１３９９にしたのは耐圧を考えてのことですが、電圧を下げるのであればＦＥＴを使っても大丈夫と思われます。初段の定電流回路を除いてＦＥＴ構成となるので、その方がＦＥＴの音が生きてくると思われます。
　初段定電流回路に２Ｎ５４６５を使うと完全ＦＥＴ構成となりますが、２Ｎ５４６５は入手難の上このＦＥＴに泣かされたという話を良く聞きます。事実この私も手痛い目に会っていることもありＴｒによる定電流回路としています。
　２ＳＪ１８のソース抵抗０．４７Ωは外してしまいました。アイドリング電流は約２００ｍＡに設定しました。いろいろ昔のＭＪなど調べたところこの位のアイドリング電流は流しておいた方が良いとの結論に達しました。なお、外してしばらくアイドリング電流の様子を見ましたが、余裕の放熱器を使ったこともあってか電流が増える様子は微塵も無いようです。

出力波形

　最大出力のときの波形です。＋－共同時に潰れて来るので理想的なドライブになっているように思われます。なおこの時の振幅はＰ－Ｐで３４Ｖとなり電源の利用率は３４/（２２＊２）＝０．７７となります。８Ω負荷で出力電力は１８Ｗとなりました。一般的なアンプとしては少々物足りない数値ですが家庭用で使うのであれば十分でしょう。

完成

　ケースに収めるのはだいぶ先になりそうですが、保護回路の基板も付けて、一応使える状態になりました。

2013/07/06

完成と思いきや、発振していました！

完成したのは2008ごろでしたが、その時にはまだスピーカーに繋いで音を出していませんでした。今月に入ってスピーカに繋いで方形波を入力すると, 発振していることが判明しました。このため位相補正回路を一部いじって発振が止まるようにしました。その回路がこれです。まず初段に620Ω＋510PFを、さらに出力に10Ω＋0.1μFを、パワー段の電源にバイポーラの電解コン10μFを繋ぎました。

680Ω＋560PFの位相補償を施した10ｋＨｚの波形です、発振は止まりましたがごらんおとおりリンギングが残っています。何とかしたいのでやってみました。

　出力に0.1μF＋１０Ωと電源にバイポーラ電解コン１０μFを追加した、10ｋＨｚの方形波応答です。見にくいですがオーバーシュートが少し発生しています。

９０ｋＨｚの方形波応答です。下側が発振器の出力波形です、ＯＰアンプを使って作ったものなので立ち上がりと下がり部分の波形が今ひとつです。上側のアンプ出力波形を見ると立ち上がりも少し傾きがゆるくなっていますし、オーバーシュートも出ています。師曰く波形が美しくありません。が９０ｋＨｚですから問題なしとしましょう。

　基板の表は左側のとおり、出力には昔の指定でAUDYN-CAPのフイルム0.1μF、10Ωの抵抗はジャンク箱あった？スケルトン、パワー段の電源には10μF、オーデオ用ではない日本ケミコンの無極性電解コンデンサー、調達先はRSオンラインだったと思います。
基板の裏は右側のとおり位相補正の11ｐＦは取り除いてしまいました、ステップ型位相補正は基板の裏にじか付け620Ω＋510ｐＦです。最初1．2kΩ位から始めましたがうまく行きませんでした。この値で方形波応答を見る限り発振はしていないので問題はなさそうです。
　3年以上前に製作を開始し、やっと音が出てSITの音を確認できました。しかし、今はもう入手できないので発表する意味もないかも。